UVM015 - UART_Tx, uvm_minimal

이전

https://hdnua.tistory.com/266

UVM014 - UART_Tx, sv_analysis_port

.

.

이번의 목표

// =============================================================================
// m15_uvm_minimal : 실제 UVM object, component, phase와 TLM port
//
// m14_sv_analysis_port 대비 변화:
//   - sequence item과 sequence가 uvm_sequence_item / uvm_sequence를 상속한다.
//   - driver, sequencer, monitor, scoreboard, agent, env와 test가 UVM component가 된다.
//   - constructor 기반 실행을 build/connect/run phase와 factory 생성으로 바꾼다.
//   - virtual interface는 uvm_config_db로 전달한다.
//   - request와 expected/actual 경로는 실제 UVM TLM port를 사용한다.
//
// 핵심:
//   - m14의 역할과 데이터 ownership이 UVM 표준 구조에 어떻게 매핑되는지 보여준다.
//   - config object, factory override와 register model은 아직 도입하지 않는다.
// =============================================================================

.

.

Testbench

ㅌ

.

.

Waveform

.

.

이전과의 비교

.

.

.

.

.

.

.

.

.

.

.