UVM014 - UART_Tx, sv_analysis_port

이전

https://hdnua.tistory.com/265

UVM013 - UART_Tx, sv_seq_item_port

.

.

이번의 목표

// =============================================================================
// m14_sv_analysis_port : 순수 SystemVerilog analysis port bridge
//
// m13_sv_seq_item_port 대비 변화:
//   - sequence-driver의 seq_item_port / req 경로는 그대로 유지한다.
//   - monitor는 actual mailbox 대신 analysis_port.write(item)을 호출한다.
//   - env가 monitor port와 scoreboard imp를 연결한다.
//   - scoreboard는 write(actual) callback에서 expected와 actual을 비교한다.
//
// 핵심:
//   - expected item은 계속 sequence가 생성해 typed mailbox로 전달한다.
//   - 아직 UVM library는 사용하지 않는다.
//   - 다음 단계에서는 helper class를 실제 UVM component와 TLM port로 바꾼다.
// =============================================================================

.

.

Testbench

ㅌ

.

.

Waveform

.

.

이전과의 비교

.

.

.

.

.

.

.

.